サイトトップ | semiconductor-design 目次
SEMD-001
なぜPMOSはWNとAPの二重に見えるのか
作成: 2026-06-28 | KLayoutレイアウト学習ノート
短い答え: WNとAPは同じ物を二重に置いているのではない。WNはPMOS全体のN型の土台（ボディ） 、APはその表面に作るP+型ソース／ドレイン である。KLayoutの平面図では色付き領域が重なって見えるが、実物では深さと役割が異なる。PMOSを作るには「N型のボディ」と「P型のソース／ドレイン」の両方が必要になる。 🟢
本ノートでの用語規約: WNをN-well、APをP+ Active、ANをN+ Activeとして説明する。ただし、WN・AP・ANという短縮名はKLayout共通仕様ではなく、使用中のPDK・教材・レイヤープロパティ側の命名 である。最終的な意味は、その環境のレイヤー表とDRCマニュアルで確認する。ここでは会話中のセル名と一般的なCMOS断面が一致するものとして扱う。 🟡
1. まず「上から見た図」と「横から見た断面」を分ける
KLayoutで見ているのは、製造用マスクを上から重ねた平面図 である。同じ座標にWNとAPが見えても、同じ材料が二枚重なっているという意味ではない。断面にすると、広く深いN-wellの表面近くにP+領域が作られている。 🟢
図1. 平面図の「重なり」を断面図に読み替える。
2. WNとAPは何を担当しているのか
表示名 一般的な意味 PMOSでの役割
WNN-well（N型ウェル） PMOSのボディ。P型基板からPMOSを電気的に分け、通常はVDD へ固定する。 APP+ Active PMOSのソースとドレイン。ゲートの左右に置かれる高濃度P型領域。 ANN+ Active 通常はNMOSのソース／ドレイン。また、N-wellを金属へ接続するN+タップにも使われうる。
覚え方: PMOSのPは、主にチャネルとソース／ドレインがP型 であることを指す。周囲のボディまでP型という意味ではない。PMOSのボディは反対型のN-wellなので、「WNの中にAP」が必要になる。 🟢
3. なぜ反対型のN-wellが必要なのか
P+のソース／ドレインをN-wellの中に作ると、境界にPN接合 ができる。N-wellを通常VDD へ接続しておけば、ソース／ドレインとボディの接合を順方向に導通させず、意図しない電流を抑えられる。また、ゲート電圧を下げたときだけN-well表面にP型チャネルが形成され、左右のAPがつながる。 🟢
図2. APは端点、ゲート下のN-well表面にできるPチャネルが橋になる。
4. ボディ接続があるので、さらに紛らわしく見える
PMOSのN-wellは浮かせず、N+領域とコンタクトを介してVDD へ接続する。このN+ウェルタップに教材のcont_nセルを使う構成が考えられる。一方、PMOSのP+ソース／ドレイン側にはcont_p、ゲートにはcont_gを使う、という命名なら整合する。ただしセル内部の実レイヤーを表示して確認する必要がある。 🟡
PMOSとN-wellタップ
WN
AP: P+
AP: P+
N+ tap
gate
VDD: sourceとN-wellを同電位へ
ドレイン（出力）
図3. P+ソースとN+ウェルタップは型が異なるが、金属で同じVDDへ接続できる。
5. KLayoutで確認するときの順番
階層表示を上げ、fet_pセル内部のWN・AP・ゲートの境界を見る。
レイヤーパネルでWNだけ、APだけを交互に表示し、WNがAPとゲート領域を十分囲むか確認する。
cont_n、cont_p、cont_gを一つずつ選び、セル内部で接触しているActive／Poly／Metalを確認する。Tools → DRC → DRC (drawing)を実行し、Marker Database Browserの規則名と対象レイヤーを読む。Partialで図形を伸ばした場合、緑の三角でDRCを再実行し、古いマーカー表示だけで判断しない。
配置判断の注意: 「APはWN内」「ウェルタップはVDD」は一般原理だが、必要な囲み幅、間隔、コンタクト寸法はプロセス固有である。見た目で決めず、DRCを設計寸法の根拠にする。 🟢
6. 一文でまとめる
WNはPMOSのN型の地面、APはその地面に埋め込むP+型の入口と出口。 KLayoutでは二重に塗られて見えるが、その二重性こそがPMOSを作るために必要な構造である。
参考文献
Neil H. E. Weste and David Money Harris, CMOS VLSI Design: A Circuits and Systems Perspective , 4th ed., Pearson, MOS transistor fabrication and CMOS layout sections.
R. Jacob Baker, CMOS: Circuit Design, Layout, and Simulation , 4th ed., Wiley-IEEE Press, CMOS fabrication and layout chapters.
[SEMI-001] NMOS・PMOS・CMOSとは何か — スイッチとしてのPMOSとCMOSインバータの説明。
確信度: 🟢=標準的なCMOSデバイス／レイアウト原理、🟡=使用中のPDK・セル定義を未確認の命名解釈。🔴に相当する未根拠の断定は含めていない。
関連項目